Cerebras, 5nm 웨이퍼 규모 설계로 AI 칩 공급 병목 현상 회피
제목 연관성·주요 수치·시장 영향·향후 전망을 기준으로 핵심 문장을 선별한 요약 브리핑입니다.
핵심 포인트
- Cerebras는 OpenAI를 포함한 254억 달러 규모의 백로그를 바탕으로 5nm 웨이퍼 규모 칩으로 HBM, CoWoS 및 3nm 병목 현상을 방지합니다.
- HBM, CoWoS 패키징 및 3nm 용량을 건너뛰면서 Cerebras는 공급망 이점이 원시 속도만큼 중요하다고 확신하고 있습니다.
- AI 하드웨어 경쟁은 대부분 부족한 부품을 두고 벌이는 싸움이었습니다.
본문
Cerebras는 OpenAI를 포함한 254억 달러 규모의 백로그를 바탕으로 5nm 웨이퍼 규모 칩으로 HBM, CoWoS 및 3nm 병목 현상을 방지합니다. HBM, CoWoS 패키징 및 3nm 용량을 건너뛰면서 Cerebras는 공급망 이점이 원시 속도만큼 중요하다고 확신하고 있습니다. AI 하드웨어 경쟁은 대부분 부족한 부품을 두고 벌이는 싸움이었습니다. 이 회사의 웨이퍼 규모 칩은 고대역폭 메모리(HBM), 고급 CoWoS 패키징 및 3nm 제조를 피합니다. 모든 메모리는 별도의 HBM 스택이 아닌 칩 자체에 SRAM으로 존재합니다. 그 사양은 칩 시트라기보다는 도시 계획에 더 가깝습니다. 900,000개의 AI 코어, 44GB의 온칩 SRAM 및 약 4조 개의 트랜지스터입니다. CEO인 Andrew Feldman은 고객에게 가장 중요한 부분, 즉 AI 모델이 응답을 생성할 때 속도가 뛰어난 디자인이 성과를 거두고 있다고 주장했습니다.
Cerebras는 또한 실제 또는 계약된 데이터 센터 용량이 600MW 이상이라고 밝혔습니다. 2026년 9월 Cerebras는 Gimlet Labs에 약 100MW 용량의 CS-4 시스템을 공급하기로 합의했습니다. 이는 Cerebras가 이제 칩 수 대신 메가와트 단위로 용량을 언급하는 이유를 설명하는 데 도움이 됩니다. 온칩 SRAM은 매우 빠르지만 칩당 44GB는 고정된 예산이며, 가장 큰 모델에 맞게 시스템을 확장하는 방법에 따라 디자인이 얼마나 광범위하게 채택되는지가 결정됩니다. Cerebras의 혁신적인 칩 설계는 공급 제약을 완화하여 AI 인프라를 재정의할 수 있지만 실행과 다양화가 여전히 중요합니다. Cerebras가 5nm 웨이퍼 규모 설계로 AI 칩 공급 병목 현상을 회피하는 포스트가 Crypto Briefing에 처음 등장했습니다.